応用情報技術者試験 令和6年秋 午前問24 解説付き過去問

マイクロプロセッサの耐タンパ性とは、不正なアクセスや改ざん、解析からプロセッサを保護する能力のことです。

耐タンパ性を向上させる手法として、チップ内部を物理的に解析しようとした場合に内部回路が破壊される仕組みを採用することが適切です。この手法により、不正な解析や情報の漏洩を防ぐことができます。

他の手法と比較すると以下のようになります：

• ESDに対する耐性を強化する
  これは静電気放電によるチップ損傷を防ぐための対策であり、耐タンパ性の向上とは関係がありません。
• チップ検査終了後に検査用パッドを残しておく
  検査用パッドを残すと、逆に不正解析の可能性が増すため、耐タンパ性を向上させる手法とは言えません。
• 内部メモリを物理アドレスに合わせて整然と配置する
  これは回路の設計や効率を向上させるための技術ですが、耐タンパ性とは直接関係がありません。

したがって、チップ内部の解析を試みると内部回路が破壊される仕組みを採用する手法が、耐タンパ性を向上させる適切な手法と言えます。